Studium, Ausbildung und Beruf

web uni-protokolle.de
 powered by
NachrichtenLexikonProtokolleBücherForenSonntag, 22. September 2019 

Peripheral Component Interconnect


Dieser Artikel von Wikipedia ist u.U. veraltet. Die neue Version gibt es hier.
Peripheral Component Interconnect meist PCI abgekürzt ist ein Bus-Standard zur Verbindung Peripheriegeräten mit dem Mainboard eines Personal-Computers (PC). Praktisch jeder neuere PC ist meist zwei bis sieben Steckplätzen für PCI-Karten Auch neuere Computer der Firma Apple und der Firma Sun besitzen einen PCI-Bus. In die Steckplätze eine grosse Anzahl verfügbarer Karten verschiedener Hersteller werden unter anderem auch Netzwerkkarten Modems Soundkarten (ältere) Grafikkarten. Damit kann ein PC leicht spezielle Bedürfnisse angepasst werden.

Die Version 1.0 des Standards wurde der Firma Intel im Jahre 1992 definiert. Intel wollte nicht den VESA-Bus unterstützen da er nicht genügend Durchsatz und auf den Intel 486-Prozessor zugeschnitten war. PCI-Bus kann dagegen in jeder Architektur eingesetzt Heute ist der Standard unter der Obhut Konsortiums der PCI Special Interest Group ( PCI-SIG www.pcisig.com ) bei dem Firmen und Organisation Mitglied können. Die aktuelle Version der PCI-Spezifikation ist deren Definition im Dezember 1998 abgeschlossen wurde.

Der PCI-Bus hat den alten ISA -Bus wie man ihn in älteren PCs ersetzt. Eine PCI-ISA-Bridge erlaubt in PCs die PCI- als auch ISA-Steckplätze haben die Anbindung ISA-Busses an den PCI-Bus. Auf Systemen mit Intel Pentium -Prozessor ist dies die einzige Möglichkeit ISA-Karten unterstützen. Ursprünglich sollte der Bus die Anforderungen PCs für Grafik- Netzwerk- und andere Schnittstellenkarten längere Zeit erfüllen. Allerdings wurde der Bus kurzer Zeit zu langsam für schnelle Grafikkarten dass für diese bald ein zusätzlicher Accelerated Graphics Port eingeführt wurde.

Anders als der ISA-Bus ermöglicht PCI dynamische Konfiguration eines Gerätes ohne Eingriff des Während des Bootvorgangs handeln das BIOS des PCI-Gerätes und das System-BIOS die aus die das Gerät benötigt. Dies erlaubt Zuweisung von IRQs und Portadressen entsprechend den örtlichen Gegebenheiten ISA-Karten musste man häufig den zu verwendenden per Steckbrücke manuell einstellen). Zusätzlich stellt der PCI-Bus detaillierte Beschreibung aller verbundenen PCI-Geräte durch den PCI Configuration Space zur Verfügung.

PCI-Karte eine 100MBit/s Ethernet-Netzwerkkarte unten die Kontakte den Erweiterungsslot direkt auf der Leiterkarte links normierte Blech mit der Anschlussbuchse.

Die PCI-Spezifikation regelt auch die physische des Busses (u.a. auch Abstand der Leiterbahnen elektrische Eigenschaften Timing und Protokolle. Die Geräte Schnittstellen müssen nicht unbedingt auf Erweiterungskarten untergebracht werden sondern können sich auch auf der Hauptplatine des Computers befinden die spricht hier von planar devices .

Inhaltsverzeichnis

Allgemeine PCI-Bus-Spezifikationen

Der PCI-Bus ist ein synchroner Bus 33.33 MHz Taktrate also 30 ns pro Alle Signale werden nur bei der steigenden zwischengespeichert. Die Signale können über CMOS -Treiber angesteuert werden so dass der gesamte gering ist. Der Bus kann mit bis 10 Geräten bestückt werden wobei zwischen Master und Target (Ziel) unterschieden wird. Als Geräte auch Schnittstellen sowie auf der Hauptplatine untergebrachte die Verbindung zum Host (PCI/Host-Schnittstelle) oder zu eventuell vorhandenen ISA-Bus (PCI/ISA-Schnittstelle). Daneben erlauben Sockel der Hauptplatine den Einsatz von Schnittstellenkarten. Falls Anzahl der Steckplätze nicht ausreicht können über PCI/PCI-Schnittstellen ( PCI-PCI-Bridge ) weitere PCI-Busse in das System eingebunden

Auf dem PCI-Bus kommuniziert immer ein mit einem Target. In vielen PC-Systemen ist Host der einzige Master. Ein Bus kann mehrere Master haben über einen Arbiter wird Master ausgewählt. Der ausgewählte Master kann einen beginnen wobei er eine Adresse an die Daten/Adressleitungen und ein Kommando an 4 Kommando/Byte-Leitungen Ein zusätzlich Paritätsleitung erlaubt das Erkennen von

Jedem Target werden nach dem Reset BIOS Adressbereiche zugeteilt. Über Herstellercodes können Karten dem Hochfahren eindeutig identifiziert werden. Das Target der ausgewählten Adresse im Adressbereich antwortet dann kommuniziert mit dem Master. Die beiden am verwendeten Kommandos sind READ und WRITE. Über Adress/Datenleitungen werden dann Daten übertragen wobei die zur Auswahl der Bytes im 32-Bit Wort können. Dadurch sind neben 32-Bit auch 16- 8-Bit Transfers möglich.

Während der Übertragung können in jedem maximal 32-Bit also 4 Bytes übertragen werden dass die Transferrate maximal 133 MByte/s beträgt Bytes in 30 ns). Über Ready-Leitungen kann der Master als auch das Target signalisieren sie zur Aufnahme eines Datums bereit sind. Master oder Target nicht bereit sind wird Datum übertragen die Datenübertragung also verlangsamt.

Normalerweise beendet der Master den Datentransfer. ein STOP-Signal kann das Target ein Übertragungsende Ein anderer Master kann den Bus über anfordern wobei die derzeitige Übertragung nach einer Latenzzeit beendet werden muss und der neue den Bus übernehmen kann.

Der PCI-Bus benötigt minimal nur 47 bzw. 49 (Master) Signale auf dem Bus. der Version 2.2 der Spezifikation ist eine definiert die den Datenbus durch zusätzliche Signale 64 Bit verbreitert. In einem System können und 64-Bit Geräte koexistieren und miteinander kommunizieren.

Auf dem Bus liegen vier Interruptleitungen dass jedes Gerät bis zu vier verschiedene (INTA bis INTD) erzeugen kann. Die Interruptleitungen auf dem Bus aber nicht verbunden sondern einzeln geroutet und zugordnet werden. Normalerweise wird INTA verwendet. Dieser kann jedoch je nach einem eigenen Interrupt zugeordnet werden oder falls genügend Interrupts vorhanden sind zwischen verschiedenen Karten werden. Die Probleme des ISA-Busses der zuwenig zuordnen konnte sind damit weitgehend Vergangenheit.

FRAME# Master signalisiert Kommunikationsstart Kommando und Adresse
IRDY# Master ist bereit zur Übertragung eines (Initiator Ready)
TRDY# Target ist bereit zur Übertragung eines (Target Ready)
DEVSEL# Target hat Adresse erkannt
STOP# Target möchte Übertragung beenden
IDSEL# Auswahl während der Konfigurationsphase
AD(31:0) Adresse (Erstes Datum der Übertragung) und
C/BE#(3:0) Kommando (Erstes Datum der Übertragung) und Enables
PAR# Parität
PERR# SERR# Paritätsfehler und Systemfehler
CLK RST# Takt (Clock) und Reset
INTA# ... INTD# Bis zu vier Interrupts pro Gerät
REQ# GNT# Busanforderung (Request) und Busüberlassung (Grant)

Signale auf dem PCI-Bus - das # -Zeichen deutet an dass die Signale Low Active sind.

Grundlegende PCI-Varianten

  • PCI 2.2 erlaubt Busbreiten von 64-bit Übertragungen mit 66 MHz Takt (max. 533
  • PCI-X 64-bit Version von PCI 2.2 133 MHz Takt (max. 1.066 MByte/s)
  • PCI-X 266 (PCI-X DDR) PCI-X mit MHz Nominaltakt (max. 2.133 MByte/s)
  • Mini PCI
  • Compact PCI benutzt Module in Größe Kreditkarte und PCI als Back-End

Andere PCI-Varianten

  • PCI-Express (3GIO) ist ein serieller Bus der und -Programmiertechniken verwendet. PCI-Express (Abkürzung PCIe ) soll noch 2004 PCI und AGP ersetzen.

Powermanagement mit PCI

Die Energiesparfunktionen für den PCI-Bus sind einer optional zu implementierenden Spezifikation die zeitlich den PCI-Versionen 2.1 und 2.2 angesiedelt ist. PM-fähige Gerät hat ein zusätzliches 8 Byte Feld im Configuration Space über das es mitteilen kann welche Energiespar-Modi es unterstützt und auch entsprechend gesteuert werden kann. Jedes PCI-Gerät sich in einem von vier möglichen Operationsmodi (D0-D3). Je höher die Nummer desto weniger verbraucht das Gerät. Auch wenn ein Gerät von PCI-Powermanagement weiß unterstützt es die Modi und D3 da diese äquivalent zu an und aus sind. Ob und wieviel Energie in dazwischen liegenden Modi gespart werden kann liegt Ermessen des Hardware-Herstellers. Ein Gerät kann aus bestimmten Modus in alle "darunter" liegenden Modi sowie aus jedem Modus in den Zustand

Obwohl man Geräte durchaus "zu Fuß" des laufenden Betriebes in einen anderen Energiesparmodus kann wird man in den meisten Fällen Hilfe von APM oder ACPI einen globalen Energiesparmodus für den Computer der dann von der Powermanagement-Unterstützung des Betriebssystems wird. In den Modi D1 und D2 für ein entsprechend ausgerüstetes PCI-Gerät die Möglichkeit einem beliebigen Zeitpunkt ein so genanntes Power Management Event Signal (PME) auf den Bus zu legen dann an das Powermanagement des Betriebssystems weitergeleitet und dazu verwendet werden kann das System Anforderung wieder global "aufzuwecken".

Literatur

  • Don Anderson Tom Shanley: PCI System Architecture 4th Edition. Mindshare Inc. 1999 ISBN 0201309742

Siehe auch: Accelerated Graphics Port Extended Industry Standard Architecture Industry Standard Architecture Micro Channel Architecture XT-Bus-Architektur



Bücher zum Thema Peripheral Component Interconnect

Dieser Artikel von Wikipedia unterliegt der GNU FDL.

ImpressumLesezeichen setzenSeite versendenSeite drucken

HTML-Code zum Verweis auf diese Seite:
<a href="http://www.uni-protokolle.de/Lexikon/PCI.html">Peripheral Component Interconnect </a>