Studium, Ausbildung und Beruf

web uni-protokolle.de
 powered by
NachrichtenLexikonProtokolleBücherForenFreitag, 19. Juli 2019 

Verilog


Dieser Artikel von Wikipedia ist u.U. veraltet. Die neue Version gibt es hier.
Verilog HDL und VHDL sind weltweit die meistgenutzten Hardware- Beschreibungssprachen.

Verilog HDL erlaubt es Hardware (z.B. ICs ) auf einer höheren Abstraktionsebene zu beschreiben es mit einem Schematic Entry Programm möglich Die Architektur das Verhalten und niedrigere Abstraktionslevel Gatterebene können beschrieben werden.

Verilog HDL wurde 1985 von Phil ursprünglich als Simulationssprache entworfen seit 1995 ist IEEE Standard.

Ein Beispiel fuer ein UND Gatter gate):

 // Dies ist ein Verilog HDL  

  wire result a b;  // Deklaration der Variablen  assign result = a & b;  // Zuweisung  

Ein Bespiel für ein flip flop

  reg register_value;  // Deklaration  wire reset clock a b;   always @(posedge clock or negedge reset) begin  // Register reagiert auf positive clock oder fallende reset Flanke.  if (!reset)   register_value <= 1'b0;   else if (a | b)   register_value <= 1'b1;   end   



Bücher zum Thema Verilog

Dieser Artikel von Wikipedia unterliegt der GNU FDL.

ImpressumLesezeichen setzenSeite versendenSeite drucken

HTML-Code zum Verweis auf diese Seite:
<a href="http://www.uni-protokolle.de/Lexikon/Verilog.html">Verilog </a>